CONVERSOR DE ESTÁGIO ÚNICO CHARGE PUMP VALLEY FILL COM ELEVADO FATOR DE POTÊNCIA PARA ACIONAR ILUMINAÇÃO DE ESTADO SÓLIDO

Nicollas de Albuquerque (PIBIC/CNPq/FA/UEPG), Zito Palhano da Fonseca (Orientador),comp.albuquerque@gmail.com: zpfonseca@uepg.br.

Universidade Estadual de Ponta Grossa/Departamento de Informática/Setor de Ciências Agrarias e de Tecnologias.

Palavras-chave: LEDs de potência, sistemas de iluminação, fator de potência.

Resumo

Este projeto propõe um conversor charge pump valley fill de estágio único e elevada correção de fator de potência, que aciona LEDs de potência através de um retificador ponte completa e sem a utilização de capacitores eletrolíticos no barramento CC e no acionamento da carga. A correção do fator de potência é obtida através do conceito de conversor charge pump, já o conceito valley fill é responsável pelo baixo valor de capacitância no barramento CC. Os LEDs são alimentados com corrente contínua, fornecida por uma ponte retificadora ponte completa conectada entre o ponto médio dos interruptores eletrônicos um ponto médio na entrada de energia CA. Este circuito pode ser conectado tanto em 127V ou em 220V, só dependendo do projeto executado.

Introdução

Os conversores eletrônicos para acionamento de diodo emissor de luz (LED) *Light Emitting Diode*, apresentam uma melhoria mútua para os sistemas de iluminação, desde o consumo de energia até a vida útil do componente.

Esses conversores têm como finalidade a substituição dos sistemas convencionais de iluminação, como as lâmpadas incandescentes, fluorescentes e além das vaporizadas a base de sódio ou mercúrio. Assim apresentando uma produção de baixo calor e baixa corrente, sendo os LEDs uma alternativa de mudança para o consumo de energia “As lâmpadas LEDs deixaram de ser uma alternativa para se tornarem uma necessidade” (Motta, L. C., 2017, p.17).

O uso de conversores operando com o conceito *charge pump* é utilizado para realizar a correção do fator potência e o *valley fill* é responsável por obter baixo valor de capacitância no barramento e consequentemente baixa tensão de barramento.

Material e Métodos

A metodologia aplicada no trabalho foi desenvolvida com base em atividades pré-programadas. A revisão bibliográfica com busca na literatura foi o principal foco para dar base conceitual ao assunto tratado. Com auxílio de software para simulações pode ser definido uma melhor topologia para o estudo, e assim foi dado início na modelagem matemática e simulações do sistema.

Os materiais utilizados para realização da pesquisa foram softwares de simulação gratuitos ou pagos, mas com licenças gratuitas para estudantes. Livros conceituais em sistemas elétricos de potência, engenharia elétrica e softwares matemáticos para auxílio na resolução dos problemas relacionados a modelagem de sistema. Os softwares utilizados foram PSIM da empresa Powersim Inc e Mathcad da empresa PTC.

ISSN 1676-0093

Através da análise matemática e física da topologia proposta obtém-se a equação para o indutor L_O (01) e para o capacitor de barramento C_B (02), os quais são característicos que definem a topologia como *charge pump valley fill*. As variáveis na equação são definidas em V_{DC} sendo a tensão no capacitor de barramento, V_O é a tensão no capacitor dos LEDs, I_O sendo a corrente no capacitor dos LEDs, $I_{Cb,Méd,Tx}$ sendo o valor médio da corrente no capacitor de barramento em um determinado estágio, os demais são considerados parâmetros de projeto.

As variáveis consideradas parâmetros de projeto não possuem um valor especifico já determinado, são elas que o projetista poderá alterar para obter um melhor desempenho da topologia.


$$L_O = \frac{\mu_o(V_{DC}{}^2(2\pi+2) - V_o(\pi+8)V_{DC} - 3V_o{}^2(\pi - \frac{8}{3})}{8\pi f_s I_O(V_{DC}(\pi+1) + V_o(\pi+2))} \quad (01)$$

$$C_B = \frac{2}{2\pi f_{60Hz}\Delta_{Cb}} \int_{3\pi/4}^{\pi} I_{Cb,Méd,Tx}\, d\omega t \quad (02)$$

Resultados e Discussão

A topologia desenvolvida segue de acordo com a temática *charge pump valley fill*, onde é possível observar seu estágio de entrada e o estágio do barramento de saída da topologia, Figura 1.

Figura 1 – Topologia do conversor.



Fonte: Autoria própria.

O conceito de *valley fill* vem da configuração do estágio de barramento de saída Figura 1, onde é formado pelos diodos D_{DC} e D_{LO} e os capacitores C_{DC} e C_B, caracterizando seu funcionamento com os capacitores absorvendo a energia pulsante de entrada fornecida por V_{in}.


O conceito *charge pump* é caracterizado quando os capacitores de entrada C_{in} são ativos em ressonância com o indutor L_O.

Para análise dos resultados, foi necessário realizar uma simulação da topologia proposta, podendo assim obter uma maior visibilidade dos seus comportamentos e relata-los.

A modulação proposta Figura 2 para alimentação, foi projetada com uma porta de modulação de largura de pulso com um delay entre os pulsos de onda 180º para ativação dos interruptores eletrônicos S_1 e S_2.

ISSN 1676-0093


Figura 2 – Sinais de comando dos interruptores eletrônicos em operação.



Fonte: Autoria própria.

A Figura 3 representa os modos de operação, o Modo 1 ocorre quando a tensão de entrada do conversor é maior que a tensão aplicada a carga, esse modo tem maior domínio em questão de tempo sobre o outro modo. Já o Modo 2 é onde os capacitores C_{in1} e C_{in2} atuam em ressonância com o indutor L_O, até que toda sua carga acabe ou um novo ciclo comece.


Figura 3 – Modos de operação em que o conversor pode operar.



Fonte: Autoria própria.

A Figura 4 mostra a simulação da topologia as ondas de I_{LO} e C_{in1} em função do tempo por tensão.

Figura 4 – Simulação em I_{LO} e C_{in1}.




Fonte: Autoria própria.

Após isso foi aproximado as figuras das simulações em seus modos de operações 1 e 2.

A Figura 5 mostra a simulação da topologia as ondas de I_{LO} e C_{in1} em função do tempo por tensão no modo 1.


Figura 5 – Simulação em I_{LO} e C_{in1} modo 1.



Fonte: Autoria própria.

A Figura 6 mostra a simulação da topologia as ondas de I_{LO} e C_{in1} em função do tempo por tensão no modo 2.

Figura 6 – Simulação em I_{LO} e C_{in1} modo 1.



Fonte: Autoria própria.

Para os resultados finais da simulação verificou que o fator potência, é de 99% e a distorção harmônica total, é de 12% com um *licker* de 9,1%, em conformidade com a recomendação IEEE 1789, o valor médio obtido na simulação da ondulação da corrente de saída é de aproximado em 75 mA.

Conclusão/ões

Esta pesquisa foi realizada com intuito de observar as características de sistema de eletrônico para iluminação com LEDs, tendo em vista que foi utilizado o conceito c*harge pump* e *valley fill* e atenderam todas as expectativas. Sabe-se que as vantagens serão em relação a eficiência do circuito, apresentando um bom rendimento e um elevador fator potência. Sabendo que o modelo apresenta desvantagens onde o elevado número de componentes e a dificuldade do seu modelo podem se tornar um empecilho, porém pode se desconsiderar o filtro de entrada, assim reduzindo um pouco seu volume e otimizando o sistema.

Este sistema pode receber uma entrada universal, esse procedimento poderá ser realizado para o modelo quando projetado para o pior caso, ajustando-o para 90 volts eficaz.

Agradecimentos

Agradeço a Fundação Araucária pela bolsa concedida durante a realização da pesquisa, ao meu orientador pelos seus ensinamentos e meus pais e amigos pelo suporte a mim confiado.

Referências

[1] USDOE 2012. **Solid-State Lighting Research and Development: Multi-Year Program Plan**: Abril 2012 [Online]. Disponível em: http://www1.eere.energy.gov/buildings/ssl/techroadmaps.html [Acessado: 1 jul. 2014].

[2] USDOE 2014. **Solid-State Lighting Research and Development: Multi-Year Program Plan**: Abril 2014 [Online]. Disponível em: http://www1.eere.energy.gov/buildings/ssl/techroadmaps.html [Acessado: 1 jul. 2014].

[3] IEEE 2011. **Improvement of self-oscillating electronic ballast with high power factor: A combination of charged-pump and valley-fill**, S. Thongkullaphat, P. Liutanakul and V. Chunkag, Ninth International Conference on Power Electronics and Drive Systems, Singapore, 2011, pp. 1090-1093.